Verilog HDL算法与电路设计-成功励志-社会科学-太极之巅书单号

书刊介绍

《Verilog HDL算法与电路设计》内容简介

本书精选了通信、计算机和网络领域9类共20余个典型电路，包括网络接口、存储管理、帧同步、CAM和TCAM、哈希散列查找、深度包检测、漏桶算法、数据交换单元和SM4加解密电路，给出了每个电路的功能说明、算法原理和内部结构，以及完整的Verilog HDL设计代码和仿真测试代码。本书中的所有代码都在FPGA开发环境上进行了实际验证，可以直接应用于读者的设计实践中，具有良好的参考价值。本书主要面向具有一定Verilog HDL语法基础，着手进行大规模数字系统设计的电子技术、计算机、通信和网络领域的高年级本科生、研究生和已经进入工作岗位的工程技术人员。
乔庐峰，博士，陆军工程大学通信工程学院教授、硕士生导师。近20年一直从事通信、网络类数字系统架构和关键算法研究，以及核心电路设计工作，多项成果以FPGA和专用集成电路形式实现并得到实际应用，积累了丰富的理论和工程实践经验。指导硕士研究生40余名，在国内外期刊、会议发表论文50余篇，被SCI、EI检索20余篇，出版教材10部，在电路技术方面申请发明专利十余项，获得省部级教学成果奖励和科技进步奖励6项。

作品目录

作者简介
内容简介
前言FOREWORD
第1章简单以太网网卡电路
1.1、接收MAC控制器的设计
1.2、发送MAC控制器设计
1.3、处理器接口电路设计
1.4、NIC顶层设计文件及仿真分析
第2章LRU算法与电路实现
2.1、LRU电路的功能
2.2、LRU算法原理
2.3、LRU电路实现
2.4、LRU电路的仿真验证平台设计
2.5、LRU电路仿真分析
第3章典型帧同步电路
3.1、PDH
E1帧同步电路
3.2、SDH帧同步电路
第4章CAM和TCAM电路的设计与应用
4.1、基于CAM的以太网查找电路
4.2、采用TCAM实现IP地址的最长前缀匹配
第5章基于链表结构的哈希查找技术
5.1、简介
5.2、基于链表结构的哈希查找电路的实现与仿真分析
5.3、多桶哈希查找电路的设计与仿真分析
第6章深度包检测算法与电路实现
6.1、应用背景
6.2、基于硬件逻辑的DFA匹配引擎
6.3、面向存储的DFA匹配引擎
第7章漏桶算法与电路实现
7.1、漏桶算法在网络设备中的应用
7.2、漏桶算法的电路实现
第8章典型数据交换单元的原理与设计
8.1、crossbar的原理与设计
8.2、共享缓存交换单元算法原理与电路实现
第9章SM4加／解密算法原理与电路实现
9.1、加／解密算法
9.2、代码分析
参考文献